Новая 3D-архитектура памяти на базе технологий старых камер решит проблему «стены памяти» в ИИ

Бельгийский исследовательский центр полупроводников imec представил инновационную 3D-архитектуру памяти, основанную на принципах работы ПЗС-матриц (приборов с зарядовой связью), которые ранее широко применялись в цифровых камерах и видеокамерах. Разработка призвана устранить серьезное препятствие в развитии искусственного интеллекта — так называемую «стену памяти», возникающую, когда графические процессоры простаивают в ожидании данных из-за низкой пропускной способности и энергоэффективности оперативной памяти.

Гибрид NAND и DRAM

Новое решение объединяет преимущества двух типов памяти: высокую скорость и возможность многократной перезаписи, характерные для DRAM, с высокой плотностью и энергоэффективностью накопителей NAND. Принцип работы заключается в физическом перемещении электрических зарядов между полупроводниковыми затворами, что обеспечивает крайне эффективную передачу данных.

Ключевые особенности новой разработки включают:

• Вертикальная компоновка ячеек памяти, аналогичная архитектуре 3D NAND, что позволяет преодолеть ограничения по плотности размещения элементов, свойственные классической DRAM.
• Использование индий-галлий-цинкового оксида (IGZO) вместо традиционного кремния, что снижает утечки тока, улучшает сохранение данных и упрощает процесс производства при низких температурах.
• Возможность масштабирования до сотен слоев, аналогично современным накопителям NAND.
• Повышенная износостойкость, превышающая показатели стандартных решений NAND, что критически важно для серверов, занятых обучением нейросетей.

Перспективы внедрения в индустрию ИИ

По словам представителей imec, в отличие от байт-адресуемой DRAM, новая 3D ПЗС-архитектура обеспечивает блочный доступ к данным, что оптимально соответствует современным нагрузкам в задачах искусственного интеллекта. Прототип уже продемонстрировал успешную передачу заряда на частоте свыше 4 МГц.

Разработчики рассматривают возможность использования этой технологии в качестве буферной памяти, интегрированной в архитектуру 3D NAND Flash. Это позволит добиться высокой плотности хранения данных при значительно меньших затратах по сравнению с текущими лимитами DRAM. В будущем такая память может быть реализована как устройство стандарта CXL (Compute Express Link), что обеспечит бесшовное соединение между графическими процессорами, центральными процессорами и ускорителями вычислений.

Несмотря на успешные испытания, технология находится на ранней стадии. Специалистам предстоит решить ряд задач, связанных с тепловыделением, масштабированием количества слоев и реальной интеграцией в аппаратные системы. Тем не менее, данная архитектура рассматривается как потенциально новый класс памяти, способный существенно снизить капитальные затраты на создание инфраструктуры для ИИ.